BỘ GIÁO DỤC VÀ ĐÀO TẠO

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN

ĐỒ ÁN MÔN
THIẾT KẾ LUẬN LÝ SỐ

Hiện thực mạch tính toán hàm sin, cos trên số fixed-point 16 bit sử dụng giải thuật Cordic

GVHD: ThS. Hồ Ngọc Diễm

THÀNH VIÊN:

23520097 – Dương Gia Bảo

23521442 – Lê Ngọc Thành

23521516 – Trương Quốc Thịnh

LỚP: CE118.Q14

TP. HỒ CHÍ MINH – 2025

MỤC LỤC

..... 1

MỤC LỤC i

DANH MỤC HÌNH ẢNH iii

DANH MỤC BẢNG BIỂU iv

THÔNG TIN NHÓM THỰC HIỆN v

LỜI CẢM ƠN vi

LỜI CAM ĐOAN vii

PHẦN I: MỞ ĐẦU 1

Chương 1: Giới thiệu 1

1.1. Tên đề tài 1

1.2. Lý do chọn đề tài 1

1.3. Mục tiêu đề tài 1

1.4. Nội dung đề tài 2

1.5. Đối tượng và phạm vi nghiên cứu 2

1.5.1. Đối tượng nghiên cứu 2

1.5.2. Phạm vi nghiên cứu 2

1.6. Phương pháp thực hiện 3

1.7. Công cụ sử dụng 3

1.8. Kết cấu của đồ án đề tài 4

PHẦN II: NỘI DUNG VÀ KẾT QUẢ THỰC HIỆN 5

Chương 2: CƠ SỞ LÝ THUYẾT 5

2.1. Giải thuật Cordic 5

2.1.1. Khái niệm 5

2.1.2. Nguyên lý hoạt động 5

2.1.3. Công thức 5

2.1.4. Số vòng lặp 6

2.1.5. Dữ liệu đầu vào và đầu ra 7

2.2. Biểu diễn số Fixed-Point 7

2.3. Phép toán số học trong giải thuật Cordic 7

Chương 3: THIẾT KẾ MẠCH CORDIC 9

3.1. Sơ đồ khối tổng thể 9

3.1.1. Sơ đồ tổng thể hệ thống 9

3.1.2. Khối so sánh và quy đổi giá trị đầu vào 9

3.1.3. Thanh ghi 10
3.1.4. Bộ dịch bit 10
3.1.5. Bộ cộng trừ 10
3.1.6. Khối lưu trữ giá trị góc 10
3.1.7. Bộ đếm 11

3.2. Thiết kế trên phần mềm Quartus 12
3.2.1. Khối so sánh và quy đổi giá trị đầu vào 13
3.2.2. Thiết kế thanh ghi 15
3.2.3. Thiết kế bộ dịch bit 16
3.2.4. Thiết kế bộ cộng trừ 16
3.2.5. Khối lưu trữ giá trị góc 17
3.2.6. Bộ đếm 18
3.2.7. Datapath 18
3.2.8. Control Unit 20
3.2.9. Khối Cordic 22

Chương 4: MÔ PHỎNG VÀ KIỂM THỬ 23

4.1. Mô phỏng trên Quartus 23
4.2. Đánh giá TimeQuest Timing Analyzer 23
4.3. Kiểm thử trên Altera DE2-115 24

PHẦN III: TỔNG KẾT VÀ HƯỚNG PHÁT TRIỂN 25
Chương 5: KẾT QUẢ VÀ ĐÁNH GIÁ 25

5.1. Kết quả đạt được 25
5.2. Hạn chế và khó khăn 25

Chương 6: HƯỚNG PHÁT TRIỂN 26
PHẦN IV: KẾT LUẬN 27
TÀI LIỆU THAM KHẢO 28

DANH MỤC HÌNH ẢNH

Hình 1.1: Logo ALTERA QUARTUS II 3
Hình 1.2: Kit Altera DE2-115 3
Hình 3.1: Sơ đồ tổng thể hệ thống 9
Hình 3.2: Sơ đồ ASM 12
Hình 3.3: FSM cho khối Compare & Control ..... **Error! Bookmark not defined.**
Hình 3.4: Khối Compare & Control 14
Hình 3.5: Khối quy đổi đầu vào 15
Hình 3.6: Thiết kế thanh ghi 15
Hình 3.7: Thiết kế dịch bit 16
Hình 3.8: Thiết kế bộ cộng Full adder 16
Hình 3.9: Bộ cộng/trừ 17
Hình 3.10: Khối lưu trữ giá trị góc(bảng LUT) 17
Hình 3.11: Bộ đếm (Counter) 18
Hình 3.12: Datapath 19
Hình 3.13: Lưu đồ chuyển trạng thái 20
Hình 3.14: Chi tiết Control Unit trên Quartus 22
Hình 3.15: Khối Cordic 22
Hình 4.1: Kiểm thử trên mô phỏng 23

DANH MỤC BẢNG BIỂU

Bảng 2.1: Bảng LUT 6
Bảng 3.1: Bảng chuyển đổi trạng thái ..... **Error! Bookmark not defined.**
Bảng 3.2: Bảng kích thích trạng thái ..... **Error! Bookmark not defined.**
Bảng 3.3: Các giá trị ngõ ra ..... **Error! Bookmark not defined.**
Bảng 3.4: Chức năng khối quy đổi đầu vào 14
Bảng 3.5: Quy đổi giá trị đầu vào 14
Bảng 3.6: Bảng chuyển đổi trạng thái 20
Bảng 3.7: Bảng trạng thái kế tiếp 21
Bảng 3.8: Bảng các giá trị ngõ ra của Control Unit 21

THÔNG TIN NHÓM THỰC HIỆN

- **Nhóm:** barrier
- **Lớp:** CE118.Q14
- **Giảng viên hướng dẫn:** ThS. Hồ Ngọc Diễm

SỐ THỨ TỰ	HỌ VÀ TÊN	MÃ SỐ SINH VIÊN	NHIỆM VỤ
1	Trương Quốc Thịnh	23521516	Thành viên
2	Lê Ngọc Thành	23521442	Trưởng nhóm
3	Dương Gia Bảo	23520097	Thành viên

- **Bảng đánh giá mức độ đóng góp của các thành viên:**

SỐ THỨ TỰ	HỌ VÀ TÊN	MỨC ĐỘ ĐÓNG GÓP	GHI CHÚ
1	Trương Quốc Thịnh	100%	Controller, hỗ trợ datapath
2	Lê Ngọc Thành	100%	Datapath, lên ý tưởng
3	Dương Gia Bảo	95%	Hỗ trợ datapath + viết báo cáo

LỜI CẢM ƠN

Nhóm nghiên cứu xin chân thành cảm ơn Quý Thầy Cô, các ban của Trường Đại học Công nghệ Thông tin – ĐHQG TP.HCM đã tạo điều kiện thuận lợi để nhóm hoàn thành đồ án môn Thiết kế luận lý số.

Đặc biệt, nhóm nghiên cứu xin gửi lời cảm ơn sâu sắc đến Cô **Hồ Ngọc Diễm** – người đã trực tiếp giảng dạy, hướng dẫn và đồng hành cùng nhóm với sự tận tâm và trách nhiệm. Những kiến thức và sự hỗ trợ từ cô là nguồn động lực lớn giúp nhóm hoàn thành tốt đồ án.

Nhóm nghiên cứu cũng trân trọng cảm ơn các anh chị và bạn sinh viên trong trường đã nhiệt tình góp ý, chia sẻ kinh nghiệm và hỗ trợ nhóm trong suốt quá trình thực hiện.

Một lần nữa, nhóm xin chân thành cảm ơn!

Tp.Hồ Chí Minh, ngày 30 tháng 12 năm 2025

Đại diện nhóm sinh viên thực hiện.

Lê Ngọc Thành

LỜI CAM ĐOAN

Nhóm nghiên cứu xin cam đoan rằng Đồ án này là công trình nghiên cứu của riêng nhóm, được thực hiện dưới sự hướng dẫn của Giảng viên Hồ Ngọc Diễm. Toàn bộ số liệu, tài liệu và kết quả nghiên cứu được trình bày trong Đồ án là trung thực, chính xác và chưa từng được công bố trong bất kỳ công trình nghiên cứu nào khác.

Nhóm nghiên cứu cũng cam kết rằng mọi trích dẫn trong Đồ án đều tuân thủ đúng các quy định của Pháp luật và quy định của Nhà trường về đạo đức học thuật. Nếu phát hiện bất kỳ sai sót hay hành vi vi phạm nào, nhóm chúng tôi xin hoàn toàn chịu trách nhiệm

Tp.Hồ Chí Minh, ngày 30 tháng 12 năm 2025

Đại diện nhóm sinh viên thực hiện.

Lê Ngọc Thành

PHẦN I: MỞ ĐẦU

Chương 1: Giới thiệu

1.1.Tên đề tài

Hiện thực mạch tính toán hàm sin, cos trên số fixed-point 16 bit sử dụng giải thuật Cordic

1.2. Lý do chọn đề tài

Việc tính toán các hàm lượng giác (sin, cos) là cốt lõi trong nhiều ứng dụng xử lý. Các phương pháp truyền thống dựa trên chuỗi Taylor hoặc bảng tra cứu (LUT) thường gặp hạn chế nghiêm trọng: tốn kém tài nguyên phần cứng (khối nhân phức tạp) hoặc yêu cầu bộ nhớ lớn. Đề tài này chọn giải pháp sử dụng giải thuật Cordic vì nó là thuật toán lặp cho phép tính toán sin, cos chỉ bằng các phép toán cộng, trừ, và dịch bit, loại bỏ nhu cầu về khối nhân phần cứng, từ đó đạt được tốc độ cao và tiết kiệm diện tích chip tối đa. Việc chọn định dạng Fixed-Point 16 bit đảm bảo mạch được hiện thực với hiệu năng cao, tiêu thụ điện năng thấp, và cung cấp độ chính xác cân bằng phù hợp với tiêu chuẩn công nghiệp và các hệ thống nhúng, mang lại một giải pháp tối ưu cho việc thiết kế các IP tính toán lượng giác hiệu quả.

1.3. Mục tiêu đề tài

Mục tiêu của đề tài được xác định rõ ràng, bao gồm mục tiêu tổng quan (chiến lược) và mục tiêu cụ thể (kỹ thuật, đo lường được), nhằm đảm bảo tính khả thi và hiệu quả của hệ thống.

Mục tiêu chính của đề tài là thiết kế sơ đồ mạch logic cho mạch tính toán sin và cos sử dụng giải thuật Cordic trên số fixed-point 16 bit. Sinh viên sẽ trình bày các bước thiết kế logic chi tiết qua sơ đồ mạch, vẽ cấu trúc tái hiện giải thuật CORDIC bao gồm các khối cộng/trừ 16 bit, khối dịch bit cứng (hardwired shifter) và khối lựa chọn hướng quay dựa trên dấu của thanh ghi góc Z. Sau khi thiết kế sơ đồ, sử dụng wareform nhằm mục đích đánh giá độ chính xác, hiệu năng, trình bày được tần số hoạt động tối đa, đồng thời phải trình bày rõ ràng mô hình số Fixed-Point 16 bit đã chọn.

1.4. Nội dung đề tài

Nội dung đề tài tập trung vào việc nghiên cứu, thiết kế, hiện thực bằng sơ đồ mạch logic và đánh giá hiệu năng của mạch tính toán các hàm lượng giác sin và cos dựa trên giải thuật Cordic với biểu diễn fixed-point 16 bit. Quá trình thực hiện được triển khai theo các bước sau:

- Nghiên cứu cơ sở lý thuyết: Phân tích chi tiết giải thuật Cordic và cơ sở toán học liên quan; nghiên cứu phương pháp biểu diễn số fixed-point 16 bit nhằm lựa chọn Q-format phù hợp, đảm bảo cân bằng giữa độ chính xác và mức sử dụng tài nguyên phần cứng. Bên cạnh đó, đề tài kế thừa và hệ thống hóa các khối logic cơ bản như cộng/trừ và dịch bit đã được thực hành trong các bài thí nghiệm trước để làm nền tảng cho quá trình thiết kế mạch.
- Thiết kế sơ đồ mạch logic và hiện thực: Xây dựng sơ đồ khối tổng thể (Block Diagram) của mạch Cordic 16 bit từ ý tưởng ban đầu. Trọng tâm của phần này là thiết kế sơ đồ nguyên lý/logic chi tiết cho từng khối chức năng, đặc biệt là cấu trúc của một tầng lặp Cordic.
- Kiểm tra, mô phỏng và đánh giá hiệu năng: Sử dụng phần mềm Quartus để mô phỏng chức năng và kiểm chứng độ chính xác của các giá trị sin và cos ở ngõ ra. Sau đó, tiến hành đánh giá tần số hoạt động cực đại và tổng số chu kỳ cần thiết để hoàn thành một phép tính.

1.5. Đối tượng và phạm vi nghiên cứu

1.5.1. Đối tượng nghiên cứu

Đối tượng nghiên cứu của đề tài là mạch tính toán các hàm lượng giác sin và cos dựa trên giải thuật Cordic, được hiện thực bằng mạch logic số với biểu diễn fixed-point 16 bit.

1.5.2. Phạm vi nghiên cứu

Đề tài tập trung vào thiết kế và mô phỏng mạch Cordic 16 bit trên phần mềm Quartus, đánh giá độ chính xác và các chỉ tiêu hiệu năng phần cứng như Logic Cost, Critical Path và tần số hoạt động cực đại. Không đi sâu vào triển khai trên phần cứng

FPGA thực tế.

1.6. Phương pháp thực hiện

Đề tài được thực hiện theo phương pháp nghiên cứu – thiết kế – mô phỏng và kiểm thử. Cụ thể, nhóm tiến hành nghiên cứu cơ sở lý thuyết giải thuật Cordic và biểu diễn số fixed-point 16 bit; sau đó thiết kế sơ đồ mạch logic cho mạch Cordic. Thiết kế được mô phỏng và tổng hợp trên phần mềm Quartus để đánh giá chức năng và hiệu năng, đồng thời được triển khai và kiểm thử trên kit FPGA DE2 nhằm xác nhận tính đúng đắn trong điều kiện thực tế.

1.7. Công cụ sử dụng

Trong quá trình thực hiện đề tài, nhóm đã sử dụng các công cụ phần mềm và phần cứng sau:

Hình 1.1: Logo ALTERA QUARTUS II

- Phần mềm Quartus: Được sử dụng để thiết kế sơ đồ mạch logic, mô phỏng chức năng, tổng hợp mạch.



Hình 1.2: Kit Altera DE2-115

- Altera DE2-115: Được sử dụng để triển khai và kiểm thử mạch CORDIC

16 bit trên phần cứng thực tế, nhằm đánh giá tính đúng đắn của thiết kế và khả năng hoạt động của mạch trong điều kiện thực tế.

1.8. Kết cấu của đồ án đề tài

Để đảm bảo quá trình nghiên cứu và triển khai đề tài diễn ra một cách khoa học, rõ ràng và hiệu quả, đồ án "Hiện thực mạch tính toán hàm sin, cos trên số fixed-point 16 bit sử dụng giải thuật Cordic" được xây dựng với cấu trúc gồm nhiều phần logic, phản ánh đầy đủ từ cơ sở lý thuyết đến thiết kế và đánh giá hệ thống. Mỗi phần đóng vai trò cụ thể trong việc hình thành nên một sản phẩm hoàn chỉnh, vừa đáp ứng yêu cầu kỹ thuật, vừa mang tính ứng dụng. Cụ thể, cấu trúc đồ án được trình bày như sau:

PHẦN I: MỞ ĐẦU -

PHẦN II: NỘI DUNG VÀ KẾT QUẢ THỰC HIỆN -.

PHẦN III: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN -.

PHẦN II: NỘI DUNG VÀ KẾT QUẢ THỰC HIỆN

Chương 2: CƠ SỞ LÝ THUYẾT

2.1. Giải thuật Cordic

2.1.1. Khái niệm

Cordic(Coordinate Rotation Digital Computer) là giải thuật dùng để tính các hàm lượng giác, hyperbolic và các phép biến đổi tọa độ bằng cách sử dụng các phép toán cộng/trừ và dịch bit [1].

2.1.2. Nguyên lý hoạt động

Thuật toán sẽ quay một vector ban đầu từng góc nhỏ để tiệm cận góc mà mình mong muốn [1].

Mỗi vòng lặp sẽ thực hiện:

- Cộng hoặc trừ.
- Dịch bit.
- Tính độ lệch giữa góc hiện tại sau mỗi lần xoay và góc mong muốn.

2.1.3. Công thức

Công thức mỗi tầng lặp của giải thuật:

- $X_N = X_0 \text{Cos}(\theta) - Y_0 \text{Sin}(\theta)$
- $Y_N = X_0 \text{Sin}(\theta) + Y_0 \text{Cos}(\theta)$

Sau khi rút Cos(θ) ra ngoài thì chúng ta sẽ có được công thức sau đây:

- $X_N = \text{Cos}(\theta)[X_0 - Y_0 \text{Tan}(\theta)]$
- $Y_N = \text{Cos}(\theta)[X_0 \text{Tan}(\theta) + Y_0]$

Vì mỗi vòng lặp chúng ta đều nhân một giá trị cos của góc mà mình xoay nên ta sẽ rút Cos(θ) ra ngoài và nhóm sẽ đưa giá trị này gán vào giá trị của X0 để tránh phải làm khối tính toán nhân:

$$K = \text{Cos}(\theta_0) \text{ x } \text{Cos}(\theta_1) \text{ x } \text{Cos}(\theta_2) \text{ x .... x } \text{Cos}(\theta_N)$$

Giá trị Tan(θ) thì nhóm sẽ làm một khối tương tự ROM để lưu giá trị bảng LUT để sử dụng trong mạch [2]:

i	Tan(θ) = 2^{-i}	θ = Arctan(2^{-i}) (Độ)
0	1	45.000
1	1/2	26.565
2	1/4	14.036
3	1/8	7.125
4	1/16	3.576
5	1/32	1.790
6	1/64	0.895
7	1/128	0.448
8	1/256	0.224
9	1/512	0.112
10	1/1024	0.056
11	1/2048	0.028
12	1/4096	0.014
13	1/8192	0.007
14	1/16384	0.0035
15	1/32768	0.0017

Bảng 2.1: Bảng LUT

Chúng ta có thể thấy các giá trị trong bảng LUT rất đặc biệt vì tương ứng với các giá trị góc trên thì là những giá trị 2^{-i}. Như vậy chúng ta có thể thay thế việc nhân giá trị Tan(θ) thành khối dịch phải 16 bit.

2.1.4. Số vòng lặp

Số vòng lặp sẽ gần như tương đương với số bit độ chính xác

Với số fixed-point 16 bit => Nên sử dụng 16 vòng lặp

Như vậy, sẽ có hệ thống sẽ chạy 18 chu kì để tính được sin và cos cho một góc Z(vì có một chu kì nạp giá trị đầu vào và một chu kì đưa giá trị đầu ra).

2.1.5. Dữ liệu đầu vào và đầu ra

Dữ liệu đầu vào:

- $X_0 = K$
- $Y_0 = 0$
- $Z_0 = \theta$

Sau N vòng lặp:

- $X_N \approx Cos(\theta)$
- $Y_N \approx Sin(\theta)$

Trong đó: K là hệ số bù Cordic phụ thuộc vào số vòng lặp và được xác định bởi tích các cos của các góc dùng trong quá trình xoay($K \approx 0.607252$)

2.2.Biểu diễn số Fixed-Point

Biểu diễn fixed-point là phương pháp biểu diễn số thực bằng cách cố định vị trí của dấu chấm nhị phân. Một số fixed-point thường được mô tả dưới dạng Qm.n, trong đó [3]:

- m là số bit phần nguyên(bao gồm bit dấu)
- n là số bit phần thập phân
- Tổng của m và n là 16

Trong đồ án môn này, nhóm đã quyết định sử dụng fixed-point Q4.12 nhằm cân bằng giữa độ chính xác và mức sử dụng tài nguyên phần cứng.

Như vậy đồ án này, có thể nhập vào với khoảng giá trị từ [-8 ; 7.9998] tương ứng với giá trị góc [-2.564π ; 2.564π].

Giá trị của một số fixed-point được xác định theo công thức:

- Giá trị thực = Giá trị số nguyên lưu trữ / 2^n

2.3.Phép toán số học trong giải thuật Cordic

Giải thuật CORDIC được xây dựng dựa trên các phép toán số học đơn giản, bao gồm cộng, trừ và dịch bit, thay vì sử dụng các phép nhân và chia phức tạp. Điều này giúp CORDIC đặc biệt phù hợp để hiện thực trên phần cứng số như FPGA [1].

- Phép cộng và trừ fixed-point:

  + Trong mỗi vòng lặp, các giá trị X_i, Y_i, Z_i được cập nhật, tính toán thông qua phép cộng/trừ theo công thức của giải thuật.

+ Với việc sử dụng fixed-point 16 bit, các phép cộng và trừ được thực hiện bằng các khối chức năng adder/subtractor 16 bit tương tự các mạch mà mình đã làm trong các bài thực hành trước.

- Phép dịch bit:

+ Một thứ quan trọng trong giải thuật là việc nhân với Tan(θ) tương đương nhân với 2^{-i}. Điều này được thay thế bằng phép dịch bit phải.

+ Việc sử dụng phép dịch bit giúp giảm đi độ phức tạp của mạch so với việc dùng bộ nhân số học, đồng thời làm tăng tốc độ xử lý và tiết kiệm tài nguyên hệ thống.

Chương 3: THIẾT KẾ MẠCH CORDIC

3.1. Sơ đồ khối tổng thể

3.1.1. Sơ đồ tổng thể hệ thống



Hình 3.1: Sơ đồ tổng thể hệ thống

Hình ảnh ở trên là sơ đồ tổng thể của hệ thống bao gồm các khối chức năng phục vụ cho giải thuật.

3.1.2. Khối so sánh và quy đổi giá trị đầu vào

Giải thuật Cordic ở chế độ quay chỉ cho kết quả chính xác khi góc đầu vào nằm trong khoảng [−π/2, π/2]. Do đó, để xử lý các giá trị góc lớn hơn phạm vi này, nhóm đã thiết kế một khối so sánh và quy đổi X, Y đầu vào.

Khối này có nhiệm vụ xác định góc đầu vào thuộc phần tư nào dựa trên giá trị của đầu vào Z. Từ đó thực hiện các phép so sánh, cộng/trừ,... để đưa ra một giá trị X, Y mới.

Qua đó có thể tính được giá trị sin, cos với một góc đầu vào lớn hơn và dấu của giá trị sin, cos đầu ra chính xác hơn.

3.1.3. Thanh ghi

Trong mạch Cordic, các thanh ghi được sử dụng để lưu trữ các giá trị trung gian của quá trình tính toán qua từng vòng lặp.

Trong đồ án này, nhóm sử dụng 3 thanh ghi để lưu trữ các giá trị của quá trình tính toán:

- Thanh ghi X lưu trữ giá trị hoành độ của vector tại mỗi vòng lặp.
- Thanh ghi Y lưu trữ giá trị tung độ của vector tại mỗi vòng lặp.
- Thanh ghi Z lưu trữ giá trị góc cần quay(độ lệch của vector hiện tại với góc mà mình mong muốn) và xác định hướng quay tại vòng lặp tiếp theo.

3.1.4. Bộ dịch bit

Trong giải thuật Cordic, phép nhân với 2^{-i} được thay thế bằng phép dịch phải i bit. Do đó, bộ dịch bit được sử dụng để dịch các giá trị của thanh ghi X và Y tại mỗi vòng lặp, giúp giảm độ phức tạp phần cứng so với việc sử dụng bộ nhân.

Tại vòng lặp thứ *i*, giá trị của X và Y được dịch phải *i* bit. Chỉ số dịch *i* được xác định bởi bộ đếm vòng lặp trong khối điều khiển.

3.1.5. Bộ cộng trừ

Trong giải thuật Cordic, các phép toán nhân và lượng giác được thay thế bằng các phép cộng và trừ đơn giản. Do đó, mạch cộng/trừ đóng vai trò trung tâm trong việc cập nhật các giá trị X và Y tại mỗi vòng lặp.

Tùy theo bit dấu của Z_i mà quyết định phép cộng hay trừ tương ứng đối với khối chức năng này.

Mạch cộng trừ được thiết kế với độ rộng 16 bit và hỗ trợ số có dấu, phù hợp với fixed-point.

3.1.6. Khối lưu trữ giá trị góc

Nhằm phục vụ cho mạch, nhóm đã thiết kế một khối lưu trữ giá trị góc θ tương ứng với giá trị Arctan(2^{-i}) tại mỗi vòng lặp của thuật toán. Khối này có nhiệm vụ cung cấp

giá trị góc θ để cập nhật giá trị thanh ghi Z trong quá trình xác định hướng quay của vector.

3.1.7. Bộ đếm

Bộ đếm được sử dụng để quản lý số vòng lặp của giải thuật Cordic. Mỗi lần xung clock, bộ đếm tăng lên một đơn vị, tương ứng với một vòng lặp của thuật toán [2].

Ngoài ra, bộ đếm còn được sử dụng để cung cấp chỉ số cho dịch bit và lấy giá trị từ bảng LUT.

3.2. Thiết kế trên phần mềm Quartus



Hình 3.2: Sơ đồ ASM

3.2.1. Khối so sánh và quy đổi giá trị đầu vào

Khối so sánh và quy đổi giá trị đầu vào được hiện thực trong Quartus bằng các mạch so sánh số có dấu.

Như trong hình trên, giá trị góc đầu vào được so sánh với các ngưỡng định trước lần lượt là π, π/2, - π/2 để lấy giá trị cho tín hiệu S1, S0 xác định góc phần tư nhằm điều khiển khối chỉnh giá trị X, Y, Z cho quy đổi về miền [−π/2,π/2] để phù hợp với phạm vi hoạt động của thuật toán Cordic.

Cụ thể hơn:

- Z sẽ được so sánh độ lớn(chỉ so sánh độ lớn mà không quan tâm tới dấu) với π:

  + Nếu Z > π thì sẽ trừ 2π tới khi nào Z <= π.

  + Nếu Z <= π thì sẽ đi sang giai đoạn so sánh với π/2 và - π/2.
- Z so sánh lần lượt với π/2 lấy tín hiệu S1 và -π/2 lấy tín hiệu S0:

  + Nếu Z > π/2(=> Z nằm trong khoảng π/2 đến π) thì giá trị S1 là 1 và giá trị S0 là 1. Ta đưa tín hiệu này vào bộ chuyển đổi giá trị đầu vào thì giá trị mới như sau: X = 0, Y = X, Z = Z - π/2.

  + Nếu Z <= π/2 và Z > -π/2(=> Z nằm trong khoảng -π/2 đến π/2) thì giá trị S1 là 0 và giá trị S0 là 1. Đây là miền thỏa mãn thuật toán. Các giá trị đầu vào X, Y được giữ nguyên và Z thì có thể thay đổi.

  + Nếu Z <= π/2 và Z <= -π/2(=> Z nằm trong khoảng -π/2 đến -π) thì giá trị S1 là 0 và giá trị S0 là 0. Ta đưa tín hiệu này vào bộ chuyển đổi giá trị đầu vào thì giá trị mới như sau: X = 0, Y = -X, Z = Z + π/2.

Ở thiết kế này, khối so sánh và quy đổi giá trị đầu vào sẽ được chia ra làm khối so sánh và khối quy đổi. Khối so sánh sẽ đồng thời có nhiệm vụ đưa tín hiệu điều khiển cho khối quy đổi (gọi là khối **Compare & Control**).



Hình 3.3: Khối Compare & Control

Các tín hiệu S[1..0] của khối trên sẽ đưa ra các tín hiệu dựa trên góc phần tư của input:

S1S0	Góc phần tư thứ
00	3
01	1 & 4
11	2

Bảng 3.1: Chức năng khối quy đổi đầu vào

S1S0	X	Y	Z
00	0	-X	Z + π/2
01	X	Y	Z
11	0	X	Z - π/2

Bảng 3.2: Quy đổi giá trị đầu vào

- Khối quy đổi đầu vào sau khi đã hoàn thiện:



Hình 3.4: Khối quy đổi đầu vào

3.2.2. Thiết kế thanh ghi



Hình 3.5: Thiết kế thanh ghi

Thanh ghi được thiết kế bằng 16 Mux 2 to 1(1 bit) và 16 D Flip-flop. Thanh ghi này được thiết kế để lưu 16 bit, được điều khiển bằng tín hiệu S. Trong đó:

- S = 0 thì lựa chọn lưu lại giá trị cũ.
- S = 1 thì lựa chọn lưu giá trị đầu vào mới.

3.2.3. Thiết kế bộ dịch bit



Hình 3.6: Thiết kế dịch bit

Bộ dịch bit được thiết kế từ 16 bộ Mux 16 to 1(1 bit) với mục đích dịch phải. Với đầu vào là 1 số bit của giá trị đầu vào. Và số bit dịch được quyết định bởi giá trị chỉ số i trong bộ đếm. Tương ứng với số bit dịch là giá trị đầu vào chia số 2^i .

3.2.4. Thiết kế bộ cộng trừ



Hình 3.7: Thiết kế bộ cộng Full adder

Mạch cộng/trừ được thiết kế 16 bit thực hiện bằng chủ yếu bằng khối Full adder mà chúng ta đã được làm trong các bài thực hành trước. Mạch có hỗ trợ việc cộng trừ số có dấu.



Hình 3.8: Bộ cộng/trừ

Việc cộng hay trừ được lựa chọn băng tín hiệu điều khiển từ khối điều khiển trung tâm, cụ thể với giá trị điều khiển 0 thì mạch thực hiện phép cộng và ngược lại.

3.2.5.Khối lưu trữ giá trị góc



Hình 3.9: Khối lưu trữ giá trị góc(bảng LUT)

Khối lưu trữ giá trị góc được thực hiện bằng một 1 bộ Mux 16 to 1(16 bit), tương ứng với giá trị đầu vào D0-D15 là các giá trị góc θ. Trong đó góc θ đã được quy đổi về giá trị hằng số fixed-point mà nhóm đã sử dụng, và dùng vcc, gnd để biểu diễn. Khối này cũng được điều khiển bằng giá trị chỉ số i để đưa ra giá trị góc θ phù hợp cho từng tập lặp.

3.2.6.Bộ đếm



Hình 3.10: Bộ đếm (Counter)

Bộ đếm được thực hiện bằng mạch đếm đồng bộ trong Quartus, dùng để xác định số vòng lặp của thuật toán. Bộ đếm được đếm từ 0 đến 15, khi đếm xong 16 vòng lặp thì lại làm mới lại giá trị i về 0 để phục vụ các giá trị θ đầu vào khác. Ngoài ra bộ đếm còn hỗ trợ làm tín hiệu điều khiển cho các khối khác.

3.2.7.Datapath

Datapath của mạch Cordic bao gồm các khối xử lý số học và lưu trữ dữ liệu, chịu trách nhiệm thực hiện các phép toán cộng, trừ, dịch bit và cập nhật giá trị qua từng vòng lặp của thuật toán.



Hình 3.11: Datapath

Datapath bao gồm các thành phần chính:

- Khối so sánh và quy đổi giá trị đầu vào
- Hệ thống các thanh ghi X, Y, Z.
- Mạch cộng/trừ.
- Bộ dịch(phải).
- Khối lưu trữ giá trị góc.
- Các khối lưu trữ giá trị 2π, π, π/2.
- Một vài các khối khác: Mux, Tri, ...

Đầu tiên giá trị đầu vào Z được xem xét thuộc về miền nào, từ đó tính toán lại giá trị X_0, Y_0 thành $X_{0\,new}$, $Y_{0\,new}$ để có thể đưa về vùng mà giải thuật có thể thực hiện được.

Dữ liệu sau khi được tinh chỉnh thì nạp vào các thanh ghi X, Y, Z. Trong mỗi chu kỳ clock, dữ liệu từ các thanh ghi X, Y đượ đưa qua bộ dịch bit theo chỉ số vòng lặp, sau đó được xử lý bởi mạch cộng/trừ để tạo ra các giá trị X_i, Y_i cho vòng lặp tiếp theo. Đồng thời, giá trị Z được cập nhật dựa trên góc lấy từ khối lưu trữ giá trị góc. Kết quả sau khi thực hện mỗi vòng lặp lại được ghi trở lại vào các thanh ghi.

Sau 16 chu kì xung clock tưng ứng với 16 vòng lặp, thì giá trị sin và cos của đầu vào Z được lấy ra.

3.2.8.Control Unit

3.2.8.1. Lưu đồ chuyển trạng của Control Unit



Hình 3.12: Lưu đồ chuyển trạng thái

- Trạng thái S0: Đưa giá trị đầu vào và xét góc Z vào miền giá trị góc nào.
- Trạng thái S1: Tính toán lại giá trị X, Y, Z mới và nạp giá trị mới đó vào.
- Trạng thái S2: Thực hiện tính toán giá trị X, Y tương ứng với Cos và Sin
- Trạng thái S3: In giá trị đầu ra.

Done CntD	**00**	**01**	**10**	**11**
S0	S0	S0	S1	S1
S1	S2	S2	S2	S2
S2	S2	S3	S2	S3
S3	S3	S3	S3	S3

Bảng 3.3: Bảng chuyển đổi trạng thái

Chú ý: CntD = 1 khi counter = 1111.

3.2.8.2. Tính toán và tìm ra các tín hiệu

Q1Q0	Done	Cnt	Q1+	Q0+
00	0	0	0	0
00	0	1	0	0
00	1	0	0	1
00	1	1	0	1
01	0	0	1	0
01	0	1	1	0
01	1	0	1	0
01	1	1	1	0
10	0	0	1	0
10	0	1	1	1
10	1	0	1	0
10	1	1	1	1
11	0	0	1	1
11	0	1	1	1
11	1	0	1	1
11	1	1	1	1

Bảng 3.4: Bảng trạng thái kế tiếp

Q1+ = Q1 + Q0

Q0+ = Q1'Q0'Done + Q1Q0 + Q1Cnt

State	Q1Q0	S	L	E
S0	00	X	0	0
S1	01	0	1	0
S2	10	1	1	1
S3	11	X	0	0

Bảng 3.5: Bảng các giá trị ngõ ra của Control Unit

S = Q1

E = Q1Q0'

L = Q1 xor Q0

3.2.8.3. Thiết kế Control Unit trên Quartus



Hình 3.13: Chi tiết Control Unit trên Quartus

Các tín hiệu trong khối Control Unit được thiết kế và xác định dựa trên lưu đồ hoạt động của hệ thống cũng như các bảng mô tả trạng thái và tín hiệu điều khiển đã trình bày ở trên. Các tín hiệu này có nhiệm vụ điều phối hoạt động của datapath, đảm bảo các khối chức năng thực hiện đúng trình tự theo từng chu kỳ clock của giải thuật Cordic.

3.2.9.Khối Cordic



Hình 3.14: Khối Cordic

Khối Cordic là khối xử lý trung tâm của hệ thống, bao gồm datapath và khối điều khiển được tích hợp thành một khối hoàn chỉnh. Khối này thực hiện toàn bộ quá trình tính toán hàm sin và cos dựa trên giải thuật CORDIC với dữ liệu fixed-point 16 bit.

Dưới sự điều khiển của Control Unit, datapath tiến hành cập nhật các giá trị X, Y và Z qua từng vòng lặp cho đến khi đạt đủ số vòng lặp yêu cầu. Sau khi quá trình tính toán hoàn tất, giá trị đầu ra sin và cos được lấy từ các thanh ghi tương ứng.

Chương 4: MÔ PHỎNG VÀ KIỂM THỬ

4.1.Mô phỏng trên Quartus



Hình 4.1: Kiểm thử trên mô phỏng

Đầu tiên, giá trị đầu vào Z = -4289 đã được quy đổi tương ứng với góc -π/3 mà chúng ta mong muốn(Để ra được giá trị -4289 thì chúng ta thực hiện phép tính quy đổi bên ngoài: $-\pi/3 \times 2^{12}$).

- Chu kì đầu tiên được sử dụng để nạp giá trị đầu vào.
- 16 chu kì tiếp theo được sử dụng để tính toán được sin và cos của góc Z theo yêu cầu.
- Ở chu kì cuối cùng được sử dụng để đưa giá trị Output ra ngoài.
- Sau 18 chu kì, kết quả đưa ra được là:

  + cos = 2048, tương ứng với giá trị này là $0.5(2048 \div 2^{12})$.

  + sin = -3550, tương ứng với giá trị này là $-0.866(-3550 \div 2^{12})$.

Như vậy, ta có thể thấy kết quả hiển thị tương đối chính xác, tuy vẫn có sai số nhưng đây là sai số khó tránh khỏi.

4.2. Đánh giá TimeQuest Timing Analyzer

Sau khi hoàn tất quá trình thiết kế và hiện thực mạch CORDIC trên phần mềm Quartus, mạch được tiến hành tổng hợp (synthesis) để đánh giá các thông số về tài nguyên phần cứng và hiệu năng hoạt động. Các tiêu chí đánh giá chính bao gồm: logic cost, critical path, tần số hoạt động cực đại f_{max} và tổng số chu kỳ clock cần thiết để hoàn thành một phép tính.

- **Logic cost:** Kết quả tổng hợp cho thấy mạch sử dụng tổng cộng 4415 logic elements (LEs) trên FPGA. Mức sử dụng tài nguyên này phù hợp với thiết kế mạch CORDIC 16 bit theo kiến trúc tuần tự, sử dụng chủ yếu các khối cộng/trừ, dịch bit và thanh ghi.

- **Critical path:** Đường truyền tới hạn (critical path) của mạch có độ trễ là 0.1 ns, chủ yếu xuất phát từ các khối cộng/trừ và thanh ghi trong datapath. Thông số này phản ánh độ phức tạp của các phép toán số học trong mạch.
- **Tần số hoạt động cực đại f_{max}:** Dựa trên độ trễ của critical path, tần số hoạt động cực đại của mạch đạt 92.53 MHz, đáp ứng yêu cầu hoạt động của hệ thống và phù hợp với mục tiêu thiết kế.
- **Tổng số chu kỳ clock:** Do mạch CORDIC được thiết kế theo kiến trúc tuần tự, mỗi vòng lặp của giải thuật tương ứng với một chu kỳ clock. Với 16 vòng lặp, tổng số chu kỳ cần thiết để hoàn thành một phép tính sin/cos là 18 chu kỳ clock.

Nhìn chung, kết quả tổng hợp cho thấy mạch CORDIC đáp ứng được các yêu cầu về chức năng và hiệu năng, đồng thời đạt được sự cân bằng hợp lý giữa độ chính xác tính toán và mức sử dụng tài nguyên phần cứng FPGA.

4.3.Kiểm thử trên Altera DE2-115

Link video kiểm thử trên Altera DE2-115:

PHẦN III: TỔNG KẾT VÀ HƯỚNG PHÁT TRIỂN

Chương 5: KẾT QUẢ VÀ ĐÁNH GIÁ

5.1.Kết quả đạt được

Nhóm đã thiết kế và hiện thực thành công mạch tính toán hàm sin và cos sử dụng giải thuật Cordic trên dữ liệu fixed-point 16 bit. Mạch hoạt động đúng theo nguyên lý lý thuyết của giải thuật Cordic và cho phép tính toán các giá trị lượng giác từ góc đầu vào.

Ngoài ra, nhóm đã xử lý để tính toán được các góc nằm ngoài phạm vi xử lý của giải thuật.

Kết quả mô phỏng chức năng trên phần mềm Quartus cho thấy giá trị đầu ra sin, cos phù hợp với giá trị lý thuyết và sai số trong khoảng cho phép của biểu diễn fixed-point.

Sau quá trình tổng hợp, mạch đạt tần só hoạt động cực đại là ...,

Ngoài mô phỏng được, mạch còn được nạp và kiểm thử trực tiếp trên Altera DE2-115. Kết quả thực nghiệm cho thấy mạch hoạt động ổn định, các tín hiệu điều khiển và dữ liệu được xử lý đúng heo thiết kế, xác nhận tính khả thi của hệ thống trên phân cứng FPGA.

5.2.Hạn chế và khó khăn

Mặc dù đạt được các mục tiêu đê ra, hệ thống vẫn còn một số hạn chế. Do sử dụng biểu diễn số fixed-point 16 bit, độ chính xác của kết quả còn có sai số.

Việc so sánh và quy đổi giá trị đầu vào còn khá phức tạp.

Mạch Cordic được thiết kế theo kiểu tuần tự, mỗi phép tính cần nhiều chu kỳ clock, do đó chưa tối ưu về tốc độ so với các kiến trúc song song.

Trong quá trình thực hiện, nhóm gặp khó khăn trong việc lựa chọn định dạng fixed-point phù hợp, cũng như việc cân bằng giữa độ chính xác và tài nguyên phần cứng FPGA.

Chương 6: HƯỚNG PHÁT TRIỂN

Dựa trên các kết quả đạt được và những hạn chế còn tồn tại, trong thời gian tới hệ thống có thể được tiếp tục nghiên cứu và phát triển theo một số hướng sau:

Thứ nhất, để cải thiện độ chính xác của kết quả tính toán, hệ thống có thể được mở rộng sử dụng biểu diễn số fixed-point với độ rộng bit lớn hơn hoặc nghiên cứu áp dụng biểu diễn số floating-point. Việc này giúp giảm sai số và nâng cao chất lượng kết quả của các hàm lượng giác.

Thứ hai, khối so sánh và quy đổi giá trị đầu vào có thể được tối ưu hóa về mặt kiến trúc nhằm giảm độ phức tạp của mạch, đồng thời cải thiện khả năng mở rộng cho các dải góc đầu vào lớn hơn.

Thứ ba, mạch Cordic hiện tại được thiết kế theo kiến trúc tuần tự, do đó tốc độ xử lý còn hạn chế. Trong tương lai, có thể nghiên cứu các kiến trúc song song hoặc pipeline cho Cordic nhằm giảm số chu kỳ clock cho mỗi phép tính và tăng tần số hoạt động cực đại của hệ thống.

Thứ tư, mạch Cordic hiện tại chỉ đưa ra giá trị sin và cos. Tương lai hệ thống hoàn toàn có thể được phát triển giúp đưa ra các giá trị lượng giác khác như tan, cotan, hoặc các hàm toán học liên quan khác dựa trên nền tảng giải thuật Cordic.

Cuối cùng, việc lựa chọn định dạng fixed-point và cân bằng giữa độ chính xác và tài nguyên phần cứng có thể được cải thiện thông qua các phương pháp tối ưu hóa tự động, cũng như thử nghiệm trên nhiều cấu hình FPGA khác nhau để đánh giá hiệu năng tổng thể của hệ thống.

PHẦN IV: KẾT LUẬN

Trong đồ án này, nhóm đã nghiên cứu, thiết kế và hiện thực thành công mạch tính toán hàm lượng giác *sin* và *cos* sử dụng giải thuật Cordic với biểu diễn số fixed-point 16 bit. Toàn bộ hệ thống được thiết kế dưới dạng phần cứng số, bao gồm các khối chức năng chính như khối so sánh và quy đổi giá trị đầu vào, datapath Cordic, khối điều khiển và các khối xử lý phụ trợ.

Mạch Cordic đã được hiện thực và mô phỏng trên phần mềm Quartus, đồng thời kiểm chứng hoạt động trên Altera DE2-115, cho thấy kết quả đầu ra phù hợp với giá trị lý thuyết trong phạm vi sai số cho phép của biểu diễn fixed-point. Kết quả tổng hợp cho thấy mạch đáp ứng được các yêu cầu về chức năng, độ ổn định và khả năng triển khai trên FPGA.

Quá trình thực hiện đề tài là cơ hội quý báu để nhóm củng cố và phát triển kỹ năng chuyên môn. Cụ thể, đã nâng cao kiến thức kỹ thuật về thiết kế mạch, xử lý số fixed-point, thiết kế datapath và control unit, cũng như quy trình thiết kế – mô phỏng – tổng hợp hệ thống trên FPGA. Đồng thời, nhóm đã rèn luyện được kỹ năng giải quyết vấn đề. Quan trọng hơn, thông qua việc đối mặt với các thách thức kỹ thuật, đồ án đã rèn luyện khả năng tư duy hệ thống, phân tích và giải quyết vấn đề một cách logic, từ đó nâng cao năng lực tự triển khai một dự án hoàn chỉnh.

TÀI LIỆU THAM KHẢO

[1] D. S. Arar, "ALL ABOUT CIRCUITS," ALL ABOUT CIRCUITS, 31 07 2017. [Online]. Available: https://www.allaboutcircuits.com/technical-articles/an-introduction-to-the-cordic-algorithm/. [Accessed 27 12 2025].

[2] T. T. N. Quỳnh, Trường Đại học Khoa học Tự Nhiên, ĐHQG-HCM, 26 12 2016. [Online]. Available: https://scholar.dlu.edu.vn/thuvienso/bitstream/DLU123456789/254517/1/32041-145-107396-1-10-20171129.pdf. [Accessed 27 12 2025].

[3] N. Bui, "Căn bản về Fixed point number," Katatunix, 15 10 2010. [Online]. Available: https://katatunix.wordpress.com/2010/12/15/can-b%E1%BA%A3n-v%E1%BB%81-fixed-point-number/. [Accessed 27 12 2025].